工程師必看！貼片晶振電路圖7個(gè)設(shè)計(jì)要求

作者： 揚(yáng)興晶振 日期：2022-09-02 瀏覽量：

  硬件工程師是不是遇到過(guò)這些晶振電路設(shè)計(jì)問(wèn)題？布線(xiàn)、電容匹配、防干擾等等。揚(yáng)興晶振廠(chǎng)家給大家提供幾點(diǎn)貼片晶振原理圖基礎(chǔ)設(shè)計(jì)要求，滿(mǎn)足以下幾大要求，基本上就可以設(shè)計(jì)出合適的SMD晶振原理圖！

  1、在PCB設(shè)計(jì)時(shí)，石英晶體的外殼必須接地，可以防止晶振的向往輻射，也可以屏蔽外來(lái)的干擾。晶振下面要鋪地，可以防止干擾其他層。因?yàn)橛行┕こ處熢诓级鄬影宓臅r(shí)候，頂層和底層不鋪地，但是建議晶振所在那一塊鋪上地。

  2、貼片晶振電源去耦非常重要，建議加磁珠，去耦電容選三個(gè)，容值遞減。時(shí)鐘輸出管腳加匹配，具體匹配阻值，可根據(jù)測(cè)試結(jié)果而定。

  3、晶振底下不要布線(xiàn)，周?chē)?mm的范圍內(nèi)不要布線(xiàn)和其他元器件，主要是防止石英晶體干擾其他布線(xiàn)和器件。

  4、加了一個(gè)電容后，容值要小(加大了有什么結(jié)果，可以試一試)，構(gòu)成了一級(jí)低通濾波，電阻、電容的選擇，根據(jù)具體測(cè)試結(jié)果而定。

  5、當(dāng)然時(shí)鐘線(xiàn)盡量要短。如果不想讓時(shí)鐘線(xiàn)走一路干擾一路，那就布短吧。

  6、石英晶體諧振器不要布在板子的邊緣，因?yàn)闉榱税踩紤]，板卡的地和金屬外殼或者機(jī)械結(jié)構(gòu)常常是連在一起的，這個(gè)地我們暫且叫做參考接地板，如果晶振布在板卡的邊緣，晶振與參考接地板會(huì)形成電場(chǎng)分布，而板卡的邊緣常常是有很多線(xiàn)纜，當(dāng)線(xiàn)纜穿過(guò)晶振和參考接地板的電場(chǎng)是，線(xiàn)纜被干擾了。

  7、晶振布在離邊緣遠(yuǎn)的地方，貼片晶振與參考接地板的電場(chǎng)分布被PCB板的GND分割了，分布到參考接地板電場(chǎng)大大減小

推薦閱讀

• 單片機(jī)晶振電路的原理和作用
  晶振,有源晶振,無(wú)源晶振
• 四腳晶振怎么區(qū)分有源無(wú)源
  晶振,有源晶振,無(wú)源晶振,貼片晶振
• 晶振PPM誤差分析與計(jì)算方法
  晶體振蕩器
• 無(wú)源晶振與有源晶振的區(qū)別
  無(wú)源晶振與有源晶振的區(qū)別