如何設(shè)計(jì)一個(gè)有效的晶振電路

作者： 揚(yáng)興晶振 日期：2022-01-07 瀏覽量：

       隨著科技快速發(fā)展，智能電子產(chǎn)品更新迭代越來越頻繁，那么晶振應(yīng)用在各式各樣的電路板中，幾乎大部分的智能電子產(chǎn)品都會(huì)應(yīng)用的到，針對(duì)不同的產(chǎn)品使用不同的晶振類別，那么在眾多的電路板中，晶振的電路板該如何設(shè)計(jì)?下面揚(yáng)興晶振廠家就簡(jiǎn)單的講解一下。

  工程師在電路設(shè)計(jì)需注意事項(xiàng)

  1.在電路設(shè)計(jì)中，務(wù)必要讓晶振，外部電容器與IC之間的信號(hào)線盡可能保持最短。其根本在于當(dāng)非常低的電流通過IC石英晶體振蕩器的時(shí)候，線路太長(zhǎng)的話，會(huì)導(dǎo)致它對(duì)EMC, ESD與串?dāng)_產(chǎn)生非常敏感的影響。而且線路太長(zhǎng)會(huì)給振蕩器增加寄生電容。

  2.特別注意晶振和地的走線。

  3.晶振外殼要接地。

  4.晶振的位置盡可能要遠(yuǎn)離時(shí)鐘線路和頻繁切換的信號(hào)線。

  晶振電路在電路板的設(shè)計(jì)細(xì)節(jié)

  1.總線信號(hào)都用電阻拉一下。

  之所以這樣做的原因有很多，但并一定每個(gè)都需要，在上下拉電阻拉一個(gè)單純的輸入信電流也就幾十微安以下。如果拉一個(gè)被驅(qū)動(dòng)的信號(hào)，電流將會(huì)達(dá)到毫安級(jí)。如果對(duì)于數(shù)據(jù)和地址總線上的信號(hào)，都進(jìn)行上拉，幾瓦的功耗都將消耗在上面。

  2.CPU和FPGA不用的信號(hào)怎么處理

  如果選擇懸空，受外界一點(diǎn)點(diǎn)干擾，就可能成為反復(fù)震蕩的輸入信號(hào)。MOS器件的功耗基本取決于門電路的翻轉(zhuǎn)次數(shù)。如果全部上拉，也會(huì)有微安級(jí)電流，所以最好設(shè)置成輸出。

  2.CPU和FPGA不用的信號(hào)怎么處理

  如果選擇懸空，受外界一點(diǎn)點(diǎn)干擾，就可能成為反復(fù)震蕩的輸入信號(hào)。MOS器件的功耗基本取決于門電路的翻轉(zhuǎn)次數(shù)。如果全部上拉，也會(huì)有微安級(jí)電流，所以最好設(shè)置成輸出。

  3.存儲(chǔ)芯片的片選信號(hào)接地

  大部分存儲(chǔ)器在片選有效時(shí)候的功耗是片選無效時(shí)候的100倍以上，所以最好使用CS來控制芯片，而不要一直接地。并且在滿足要求的情況下，盡可能的縮短片選脈沖的寬度。

  4.關(guān)于信號(hào)過沖

  大部分信號(hào)都是有過沖的，如果過沖不是很大，就不需要添加匹配電阻。如果和翰出阻抗匹配上同樣大小的電阻，將會(huì)導(dǎo)致電流大，提高了功耗，也會(huì)減小信號(hào)幅度，嚴(yán)重的時(shí)候?qū)?huì)導(dǎo)致不能使用。所以對(duì)于TTL、LVDS、422等信號(hào)，只要做到過沖可以接受即可。

  5.電源芯片功耗問題

  電源芯片等一些小芯片，手冊(cè)上寫的功耗很小，但是加上負(fù)載之后就不一樣了。在使用這些芯片的時(shí)候，需要注意所帶的貼片晶振負(fù)載情況。

  晶體元件的負(fù)載電容是指在電路中跨接晶體兩端的總的外界有效電容。是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負(fù)載電容。要求高的場(chǎng)合還要考慮ic輸入端的對(duì)地電容。應(yīng)用時(shí)一般在給出負(fù)載電容值附近調(diào)整可以得到精確頻率。此電容的大小主要影響負(fù)載諧振頻率和等效負(fù)載諧振電阻。

  晶振的負(fù)載電容CI=【(Cd*Cg)/(Cd+Cg】+Cic+△C式中Cd、Cg為分別接在晶振的兩個(gè)腳上和對(duì)地的電容Cic(集成電路內(nèi)部電容)+△C(PCB上電容)，當(dāng)它的負(fù)載電容小于CI時(shí)，其振蕩頻率正向偏移;而當(dāng)它的負(fù)載電容大于CI時(shí)，其振蕩頻率負(fù)向偏移。

  電容調(diào)整方式上

  在輸出脈沖頻率產(chǎn)生偏移，且調(diào)整微調(diào)電容CI無效的情況下，可用頻率計(jì)測(cè)岀其振蕩頻率，將其與標(biāo)稱頻率32768K晶振相比較。若測(cè)得頻率大于32768KHz，說明負(fù)載電容CL偏小。這時(shí)可采用圖3并聯(lián)一個(gè)附加電容CS，以產(chǎn)生所需的總負(fù)載電容CI，即CI=CL CS;若測(cè)得頻率小于32768Hz，說明負(fù)載電容CL偏大，可采用圖4串聯(lián)一個(gè)加電容CS，以產(chǎn)生所需的總負(fù)載電容C，即1/CI=1/CL 1/CS。通過對(duì)輔助電容CS逐步調(diào)整，使振蕩頻率最終達(dá)到或逼近32768KHz。

  如果實(shí)際的負(fù)載電容配置不當(dāng)?shù)谝粫?huì)引起線路參考頻率的誤差另外如在發(fā)射接收電路上會(huì)使昰振的振蕩幅度下降(不在峰氚影響混頻信號(hào)的信號(hào)強(qiáng)度與信噪當(dāng)波形岀現(xiàn)削峰畸變時(shí)可增加負(fù)載電阻調(diào)整嘰十K到幾百K，要穩(wěn)定波形是并聯(lián)一個(gè)1M左右的反饋電阻。

推薦閱讀

• 單片機(jī)晶振電路的原理和作用
  晶振,有源晶振,無源晶振
• 四腳晶振怎么區(qū)分有源無源
  晶振,有源晶振,無源晶振,貼片晶振
• 晶振PPM誤差分析與計(jì)算方法
  晶體振蕩器
• 無源晶振與有源晶振的區(qū)別
  無源晶振與有源晶振的區(qū)別